什么是良好的CPU从技术到应用
第一，频率战，建筑战，核心数量战1965年4月，仙童公司的电子工程师穆尔电子杂志上发表文章，对半导体行业做出预测：半导体芯片集成的晶体管和电阻的数量将每年翻一番（后来他将预测芯片上的晶体管和电阻数修正将每18个月增加一倍），这是我们熟悉穆尔的起源。
英特尔AMD公司持续战斗
对于DIY爱好者来说，近两年来CPU的发展是惊人的，其发展速度大大超过了穆尔定律！In 2007, Intel released the world's first 45nm process using the Penryn family processor; in 2008, Intel again released a Nehalem processor 45nm process is adopted; and at the end of 2009, Intel will enter the 32nm process in the Westmere processor, it will release the first integrated GPU.
酷睿i7
在Netburst时代，英特尔和AMD两家巨头热衷于继续提高CPU的频率，以获得更高的处理性能，但到后期，高频率小的提高越来越多的功耗、性能尤其是发烧，也带来了更多的问题，已经限制CPU的发展。在这种情况下，而不是核心架构英特尔提高了性能的CPU架构的改进，从而放弃频率争议多年！从奔腾D双核时代，开始成为高端发烧友的目标，然后在核时代的架构，双核心已成为主流选择，而三核，四核也开始蔓延，从简单的频率偏移量在CPU的选择标准的消费者，和优核心架构的缺点。因此，在当前形势下，最好的CPU是什么我相信很多人对此有疑问。在这里，我们将带你一起去了解一个好的CPU和它应该具备什么样的设备。
两。结构决定性能，也不同从45nm。
CPU最重要的是它使用的架构。从现在起，英特尔核心微架构无疑是最强的。
核心微架构的新一代微架构，英特尔的以色列设计团队对酷睿微体系结构的基础上改进的，最显著的变化是加强关键部位，为了提高两个核心的内部数据交换效率，采用共享二级缓存设计，2个核心共享和两级缓存高达4MB。核心采用较短的14级有效的管道设计。每个核心是32KB指令缓存和32KB的一级一级数据缓存了，和2个核心级数据缓存可以直接传输数据。每个核心有4套指令译码单元的建立，支持微指令融合与宏指令融合技术。每个时钟周期可以解码5 x86指令最多，并具有改进的分支预测功能。每个核心与5执行单元子系统的建立，这是非常有效的。支持的EM64T和SSE4指令集。由于对EM64T的支持，它可以有一个更大的内存寻址空间，弥补了Yonah短缺。
核心微架构还采用了英特尔五升级到最新的性能和降低功耗的新技术，包括：具有更好的电源管理功能；支持硬件虚拟化技术和硬件防病毒功能；内置数字温度传感器；提供电源和温度的报告。得益于优良的核心结构，低功耗2核心处理器的性能，更强大，更强大的超频！
虽然AMD也采用了45nm工艺的过程中，它缺乏一个良好的体系结构如核心。飞鸿第一代甚至有TLB的缺陷，除了对巴塞罗那建筑的执行效率较低，这也是由玩家批评。
三、低电压高性能
对于CPU来说，提高其性能的一种方法是在有限的单位面积上积累更多的晶体管，然而，当晶体管的数量太大，不可避免地会出现漏电等问题，以及电压不能降低的问题，因此，如何解决这个问题就成为芯片制造商关注的焦点。
AMD推出的45nm CPU 2008使用高介电常数的过程，这也意味着AMD从开始转向以下。事实上，从90nm工艺开始，漏电问题一直困扰着芯片的发展和高-k金属网格技术的诞生为这个问题。
为了提高晶体管集成在一个单位面积的数量，晶体管的宽度在不断降低，以降低成本和提高性能。但晶体管宽度互连最终导致降低音量太小，密度太大，就会造成晶体管之间的泄漏；的问题，一些晶体管可能封闭状态依然精力充沛，这会带来一个致命的错误电路。除了漏电，从晶体管的漏电也间接导致了CPU的核心电压没有下降。
为了解决这个问题，英特尔铪在45nm的Penryn处理器的使用（HF，元素周期表上的72号）作为高k材料制造的基础，由于高k材料对电子泄漏的屏障作用比二氧化硅，所以对电子泄漏屏障效应的材料可以用传统的硅材料和电子漏洞堵住了10次，可显著降低漏电。结合高k材料和金属栅极驱动电流或使晶体管性能提高20%以上。同时，源-漏是降低5倍以上，与晶体管的效率大大提高。