英特尔发布Haswell技术文件揭露了许多秘密
虽然Haswell处理器已经发布了半年，建筑的很多细节已经公布，但很少是关于内核的大小，已知的晶体管规模、功能分布、包装设计、Crystalwell eDRAM嵌入式缓存等。在本周的ISSCC 2014国际固态电路会议上，英特尔终于发布大量的Haswell相关技术文件，这也让许多秘密揭开Haswell底。首先，在不同版本的官方的晶体管数量、内核的地区。发布的时候，英特尔只公布结果2 + 3的数据（双核/集成芯片组/ GT3核心显示），4 + 2（四核/芯片/ GT2核心显示）的数据，现在给出了两个最大的和最小的版本。
最大的Haswell家族的四个核心，和gt3e内核缓存。之前的粗略测量264平方毫米的处理器，缓存84平方毫米，官方数据260和77平方毫米。处理器本身集成了大约17亿个晶体管，但缓存的数量仍然是一个神秘。
最小的一个是双核心，GT2，只有130平方毫米，消耗9亿6000万个晶体管。
结果2 + 2（双核/ GT2核心）还是隐藏状态，但是简单的计算显示，GT3和GT2的3亿晶体管之间的两个核心显示差异，所以结果2 + 2的尺寸应该是1亿左右。
Haswell的核参数，四核心GT2 /双核GT3核图（这是非常接近的地区）
Haswell五版本的配置，核心面积、晶体管数量
Haswell五版本的内部模块分布图
然后谈谈缓存。这也是22nm三维工艺制造。每个单元的面积是0.029平方微米，容量17.5mb每平方毫米，总容量为128MB，它分为八个宏（宏），每个16mb在1.6GHz频率运行。
英特尔声称，这些缓存带来的性能10-75 %。
CPU和CPU之间，以及缓存芯片组的集成，英特尔使用所谓的鸦片（封装IO /集成封装的互连接口的输入和输出）、4times的16位之间的接口；与缓存率6.4gt / / 102.4gb，带宽，功率1W，和芯片组率2gt s之间的整合，4gb / s的带宽，32MW功率消耗。
处理器和缓存和芯片之间的距离只有1.5毫米，所以OPIO可以做得非常简单，它可以使产品和流程更加灵活，降低平台的功耗和面积。
eDRAM缓存核图、关键参数、性能增强
双芯片封装与互连结构
华讯科技界面
处理器与高速缓存之间的鸦片
华讯科技线布局
鸦片PHY物理层
第三个方面是关于电力优化问题。
内存接口使用了一种新的堆栈型电网，其泄漏率仅为前一代的百分之一。
Haswell的第一个FIVR（完全集成的电压控制器）是相当有效的，与负载高达90%，且很稳定。
开关的速度也非常快。进入恢复睡眠只需0.32微秒。进入芮尔的时间超过0.1微秒。
Haswell supports a variety of power states.Here in the ultra low power version of the TDP 15W as an example, in addition to the traditional C0, C6, C7, also support three more depth states: C8, IO Vin, turn off the display part, the input voltage is 1.2V, power consumption of 77 MW; C9 Vin, the voltage drop to zero, the power consumption of 18 MW; C10 optimization controller voltage, power consumption of 18 mw.