数码资讯
什么影响闪存的性能
我们常说，闪存只是一个通用术语。它是非挥发性随机存取存储器（NVRAM）的一个流行词。它的特点是断电后数据丢失，可以用作外部存储器，所谓内存是易失性存储器，它分为两类：DRAM和SRAM。记忆往往指的是DRAM，即熟悉的DDR、DDR2，SDR，江户等。也有不同类型的闪存，它主要分为两大类：NOR型
选购提示
关注价格、性能、续航、售后和真实使用场景，理性比较后再下单。
我们常说，闪存只是一个通用术语。它是非挥发性随机存取存储器（NVRAM）的一个流行词。它的特点是断电后数据丢失，可以用作外部存储器，所谓内存是易失性存储器，它分为两类：DRAM和SRAM。记忆往往指的是DRAM，即熟悉的DDR、DDR2，SDR，江户等。也有不同类型的闪存，它主要分为两大类：NOR型和NAND型。
闪存分类
NOR型和NAND型闪存是完全不同的，例如，NOR闪存更像是，有独立的地址线和数据线，但价格比较贵，但容量相对较小；NAND更像硬盘，地址线和数据线是由我/ O线路共享，类似于所有信息的硬盘是通过硬线传输，并与NAND和NOR型闪存，低成本，和更大的容量。因此，这也为随机读写频繁的场合型闪存，通常用来存储代码和FLASH存储器直接运行，大量的手机使用的是NOR型闪存，所以手机内存容量一般较小；NAND采用flash型闪存存储数据，使用flash、flash、数字存储卡等产品。
在这里，我们需要理顺一个概念，即闪存的速度非常有限，它的操作速度和频率远远低于内部存储器。而且，与硬盘一样，NAND闪存的效率要比直接存储器慢得多，因此，不要认为Flash磁盘的性能瓶颈在接口中，甚至假设使用USB2.0接口的flash磁盘将获得巨大的性能改进。
前面提到的NAND型闪存，运行效率低，这是它的架构设计和接口设计有关，它真的很像（在设计开始真正考虑与硬盘的兼容性其实NAND型闪存），其性能特点是像硬盘：小数据块操作速度很慢。大数据块的速度非常快，这种差异远远大于其他存储介质，这种性能特点是非常值得我们注意的。
NAND闪存的技术特点
内存和NOR闪存的基本存储单元是位，用户可以随意访问任意比特的任何信息，NAND闪存的基本存储单元是页（页）。可以看出，NAND闪存的页面类似于硬盘部门，和部门的硬盘也是512字节，每一页的有效容量是512字节的倍数。所谓有效容量实际上是用于数据存储的部分，使用，加上16字节的校验信息，所以我们可以看到表达（512±16）在闪存制造商的技术数据字节。大部分的NAND快闪记忆体2GB容量以下的页面容量（512±16）个字节。2GB容量超过2GB的容量使页容量增加到（2048 + 64）字节。
NAND闪存是用块擦除的，闪存的写操作必须在空白区进行。如果目标区域的数据，必须先擦除和写入，所以擦除操作是闪存的基本操作。一般来说，每个块包含32个512字节的页容量为16KB；而大容量闪存使用2KB页，每个块包含64页容量128KB。
每个NAND Flash我 / O接口通常是8，每个数据线传输（512 + 16）比特信息，每一次，而8个是（512±16）8bit，即512字节之前。但NAND Flash存储器的容量也越来越多地使用16我 / O线。例如，三星的k9k1g16u0a芯片16bit是64M的NAND闪存，容量1GB，基本数据单元是256 + 8的16位，或512字节。
在寻址时，NAND闪存通过8个I/O接口数据线传输数据包，每个包发送8位地址信息，由于闪存容量比较大，一组8位地址只能寻址256页，这显然不够。因此，通常一个地址转换需要分成几个组，占用几个时钟周期。NAND的地址信息包括列地址（页面中的初始操作地址）、块地址和相应的页地址。发送时，分组至少三次，占用三个周期，随着容量的增加，地址信息将增多，需要占用更多的时钟周期传输。因此，NAND闪存的一个重要特点是容量越大，寻址时间越长，而且由于传输地址周期比其他存储介质长，所以NAND闪存比其他存储介质更不适合大量小容量读写请求。
决定NAND闪存的因素有哪些
1。页
如前所述，该闪存的容量越大，页面较大和较长的处理时间。但这个时间的延长并不是线性关系，而是一步一个。例如，128，256mb芯片需要3个时钟周期传送地址信号，512MB，1gb需要4个周期，2、4gb需要5个周期。
2。页面容量
每一页的容量决定了能够传输的数据量，因此大容量的页有更好的性能，大容量的闪存上的参考（4GB）页面容量从512字节提高到2KB。页容量的提高不仅可以提高能力，而且提高了传输性能。我们可以举一个例子，以三星k9k1g08u0m和k9k4g08u0m为例，前者是1GB，512字节的页容量，随机读（稳定的）时间12S，写入时间为200s，后者是4GB，2KB页容量，随机读取时间（稳定的）时间25s，写时间300s。假如他们的工作在20MHz。
读取性能：NAND闪存读取步骤：发送指令和寻址信息RARR；页面寄存器传输数据（随机读取稳定时间）RARR；数据输出（每周8bit，需要发送512 + 16或2K + 64倍）。
k9k1g08u0m读一页：5命令，50ns + 12s +（512 + 16）= 38.7s 50ns地址期；对k9k1g08u0m读取实际传输速率：512字节38.7s = 13.2mb / S；k9k4g08u0m读一页：6命令，50ns + 25s +（2k + 64）50ns = 131.1s地址的时期；实际传输速率：k9k4g08u0m读2kb字节131.1s = 15.6mb / s.therefore，左右页容量高于512字节20%。
写入性能：NAND闪存的写入步骤包括：发送和寻址信息，向页寄存器发送数据，发送命令信息，以及从寄存器到页面写入数据。命令周期也是一个，我们将它与寻址周期合并，但这两部分不是连续的。
k9k1g08u0m写一页：5指令，寻址期50ns +（512 + 16）50ns + 200s = 226.7s.k9k1g08u0m其实写传输率：512字节226.7s = 2.2mb / s.k9k4g08u0m写一页：6指令，寻址周期50ns +（2K + 6450ns + 300s = 405.9s.k9k4g08u0m其实写传输率：2112字节/ 405.9s = 5mb / s.therefore，左右页使用容量超过两倍的512字节的页容量。
三.块容量
块擦除操作的基本单位，由于每个块的擦除时间几乎是相同的（擦除操作一般需要2ms，而命令和地址的前几次可以忽略信息的时间）。块容量将直接决定擦除性能，大容量NAND闪存的页面容量增加，每个块的页数也有所改善。一般4gb芯片的块容量2kb64页= 128KB，和1GB芯片是512个字节，32页= 16kb.it可以看出，在相同的时间，前者的速度是后者的8倍！
4、I/O位
在过去，NAND闪存的数据线一般都是8，但是从256MB的产品开始，有16个数据线。然而，由于控制器和其他原因，X16芯片实际应用的相对较少，但在未来将有芯片的数量呈上升趋势虽然x16芯片仍然使用8位传输数据和地址信息，它的使用周期也不变，但传输数据时，它将设置16位，和带宽将doubled.k9k4g16u0m是典型的64m16芯片，这仍然是2kb每页，但结构（1K±32）16bit。
模仿上面的计算，我们得到的following.k9k4g16u0m读取页面：6指令，寻址周期50ns + 25s +（1K±32）50ns = 78.1s.k9k4g16u0m实际读取的传输速率：2kb字节78.1s = 26.2mb / s.k9k4g16u0m写一页：6指令，寻址周期50ns +（1K + 3250ns + 300s = 353.1s.k9k4g16u0m房写传输速率：2kb字节353.1s = 5.8mb / S
正如您所看到的，相同容量的芯片将数据线增加到16，读性能提高了近70%，写入性能也提高了16%。
5。频率
工作频率的影响很容易理解。NAND Flash存储器的工作频率为20～33MHz，频率越高，性能就越好。在k9k4g08u0m为例，我们假设频率为20MHz，如果我们两倍的频率为40MHz，然后
k9k4g08u0m读取页面：6指令，寻址周期为25ns + 25s +（2k + 64）25ns = 78s.k9k4g08u0m实际读取的传输速率：2kb字节78s = 26.3mb /正如你所看到的，如果k9k4g08u0m工作频率的增加从20MHz到40MHz，读性能可提高近70%！当然，上面的例子只是为了便于计算。在三星，k9xxg08uxm，实际的产品线不k9xxg08u0m，可以工作在较高频率，与前者的频率已经高达33。
6。制造过程
制造过程可以影响晶体管的密度，也影响了一些操作的时间。例如，读写稳定，稳定时间提到，他们占我们的时间计算的重要组成部分，尤其是当他们写的。如果减少这些时间，性能可以进一步提高。可以制造工艺90nm提高性能恐怕答案是！实际情况是，随着存储密度的提高，阅读和写作的稳定时间需要在上升。这种趋势反映在以前的计算实例，否则4GB的芯片的性能提高更清晰。
总的来说，大容量NAND闪存芯片的寻址时间和操作时间较长，但随着页面容量的增加，有效传输速率将增大。大容量芯片将会满足市场需求的能力，成本和性能，增加数据线和提高频率，是提高性能的最有效途径，但命令和地址信息占用操作周期，以及一些固定的操作时间（如信号稳定时间）技术、物理因素的影响，它们不会带来性能的提高。
1page =（2k + 64）个字节；1block =（2k + 64）b64pages =（128K字节+ 4K）；1device =（2k + 64）= 4224mbits b64pages4096blocks
其中：A0 - 11在页面中被寻址，可以理解为列地址。
12 29是给页面，这可以理解为行地址。为方便起见，列地址和行地址被分为两组的传输，而不是将它们直接进入一个庞大的群体。因此，在最后一个周期的每个组将有一批数据线，没有信息的传输。不习惯保持低level.nand闪存被称为数据线；行地址和列地址不是我们熟悉的DRAM和SRAM的定义，但都只是一种表达方式比较方便，为了理解，我们可以做一个三维NAND闪存芯片的结构图，在垂直方向上，应用二维的行和列的概念在这的部分。
闪存分类
NOR型和NAND型闪存是完全不同的，例如，NOR闪存更像是，有独立的地址线和数据线，但价格比较贵，但容量相对较小；NAND更像硬盘，地址线和数据线是由我/ O线路共享，类似于所有信息的硬盘是通过硬线传输，并与NAND和NOR型闪存，低成本，和更大的容量。因此，这也为随机读写频繁的场合型闪存，通常用来存储代码和FLASH存储器直接运行，大量的手机使用的是NOR型闪存，所以手机内存容量一般较小；NAND采用flash型闪存存储数据，使用flash、flash、数字存储卡等产品。
在这里，我们需要理顺一个概念，即闪存的速度非常有限，它的操作速度和频率远远低于内部存储器。而且，与硬盘一样，NAND闪存的效率要比直接存储器慢得多，因此，不要认为Flash磁盘的性能瓶颈在接口中，甚至假设使用USB2.0接口的flash磁盘将获得巨大的性能改进。
前面提到的NAND型闪存，运行效率低，这是它的架构设计和接口设计有关，它真的很像（在设计开始真正考虑与硬盘的兼容性其实NAND型闪存），其性能特点是像硬盘：小数据块操作速度很慢。大数据块的速度非常快，这种差异远远大于其他存储介质，这种性能特点是非常值得我们注意的。
NAND闪存的技术特点
内存和NOR闪存的基本存储单元是位，用户可以随意访问任意比特的任何信息，NAND闪存的基本存储单元是页（页）。可以看出，NAND闪存的页面类似于硬盘部门，和部门的硬盘也是512字节，每一页的有效容量是512字节的倍数。所谓有效容量实际上是用于数据存储的部分，使用，加上16字节的校验信息，所以我们可以看到表达（512±16）在闪存制造商的技术数据字节。大部分的NAND快闪记忆体2GB容量以下的页面容量（512±16）个字节。2GB容量超过2GB的容量使页容量增加到（2048 + 64）字节。
NAND闪存是用块擦除的，闪存的写操作必须在空白区进行。如果目标区域的数据，必须先擦除和写入，所以擦除操作是闪存的基本操作。一般来说，每个块包含32个512字节的页容量为16KB；而大容量闪存使用2KB页，每个块包含64页容量128KB。
每个NAND Flash我 / O接口通常是8，每个数据线传输（512 + 16）比特信息，每一次，而8个是（512±16）8bit，即512字节之前。但NAND Flash存储器的容量也越来越多地使用16我 / O线。例如，三星的k9k1g16u0a芯片16bit是64M的NAND闪存，容量1GB，基本数据单元是256 + 8的16位，或512字节。
在寻址时，NAND闪存通过8个I/O接口数据线传输数据包，每个包发送8位地址信息，由于闪存容量比较大，一组8位地址只能寻址256页，这显然不够。因此，通常一个地址转换需要分成几个组，占用几个时钟周期。NAND的地址信息包括列地址（页面中的初始操作地址）、块地址和相应的页地址。发送时，分组至少三次，占用三个周期，随着容量的增加，地址信息将增多，需要占用更多的时钟周期传输。因此，NAND闪存的一个重要特点是容量越大，寻址时间越长，而且由于传输地址周期比其他存储介质长，所以NAND闪存比其他存储介质更不适合大量小容量读写请求。
决定NAND闪存的因素有哪些
1。页
如前所述，该闪存的容量越大，页面较大和较长的处理时间。但这个时间的延长并不是线性关系，而是一步一个。例如，128，256mb芯片需要3个时钟周期传送地址信号，512MB，1gb需要4个周期，2、4gb需要5个周期。
2。页面容量
每一页的容量决定了能够传输的数据量，因此大容量的页有更好的性能，大容量的闪存上的参考（4GB）页面容量从512字节提高到2KB。页容量的提高不仅可以提高能力，而且提高了传输性能。我们可以举一个例子，以三星k9k1g08u0m和k9k4g08u0m为例，前者是1GB，512字节的页容量，随机读（稳定的）时间12S，写入时间为200s，后者是4GB，2KB页容量，随机读取时间（稳定的）时间25s，写时间300s。假如他们的工作在20MHz。
读取性能：NAND闪存读取步骤：发送指令和寻址信息RARR；页面寄存器传输数据（随机读取稳定时间）RARR；数据输出（每周8bit，需要发送512 + 16或2K + 64倍）。
k9k1g08u0m读一页：5命令，50ns + 12s +（512 + 16）= 38.7s 50ns地址期；对k9k1g08u0m读取实际传输速率：512字节38.7s = 13.2mb / S；k9k4g08u0m读一页：6命令，50ns + 25s +（2k + 64）50ns = 131.1s地址的时期；实际传输速率：k9k4g08u0m读2kb字节131.1s = 15.6mb / s.therefore，左右页容量高于512字节20%。
写入性能：NAND闪存的写入步骤包括：发送和寻址信息，向页寄存器发送数据，发送命令信息，以及从寄存器到页面写入数据。命令周期也是一个，我们将它与寻址周期合并，但这两部分不是连续的。
k9k1g08u0m写一页：5指令，寻址期50ns +（512 + 16）50ns + 200s = 226.7s.k9k1g08u0m其实写传输率：512字节226.7s = 2.2mb / s.k9k4g08u0m写一页：6指令，寻址周期50ns +（2K + 6450ns + 300s = 405.9s.k9k4g08u0m其实写传输率：2112字节/ 405.9s = 5mb / s.therefore，左右页使用容量超过两倍的512字节的页容量。
三.块容量
块擦除操作的基本单位，由于每个块的擦除时间几乎是相同的（擦除操作一般需要2ms，而命令和地址的前几次可以忽略信息的时间）。块容量将直接决定擦除性能，大容量NAND闪存的页面容量增加，每个块的页数也有所改善。一般4gb芯片的块容量2kb64页= 128KB，和1GB芯片是512个字节，32页= 16kb.it可以看出，在相同的时间，前者的速度是后者的8倍！
4、I/O位
在过去，NAND闪存的数据线一般都是8，但是从256MB的产品开始，有16个数据线。然而，由于控制器和其他原因，X16芯片实际应用的相对较少，但在未来将有芯片的数量呈上升趋势虽然x16芯片仍然使用8位传输数据和地址信息，它的使用周期也不变，但传输数据时，它将设置16位，和带宽将doubled.k9k4g16u0m是典型的64m16芯片，这仍然是2kb每页，但结构（1K±32）16bit。
模仿上面的计算，我们得到的following.k9k4g16u0m读取页面：6指令，寻址周期50ns + 25s +（1K±32）50ns = 78.1s.k9k4g16u0m实际读取的传输速率：2kb字节78.1s = 26.2mb / s.k9k4g16u0m写一页：6指令，寻址周期50ns +（1K + 3250ns + 300s = 353.1s.k9k4g16u0m房写传输速率：2kb字节353.1s = 5.8mb / S
正如您所看到的，相同容量的芯片将数据线增加到16，读性能提高了近70%，写入性能也提高了16%。
5。频率
工作频率的影响很容易理解。NAND Flash存储器的工作频率为20～33MHz，频率越高，性能就越好。在k9k4g08u0m为例，我们假设频率为20MHz，如果我们两倍的频率为40MHz，然后
k9k4g08u0m读取页面：6指令，寻址周期为25ns + 25s +（2k + 64）25ns = 78s.k9k4g08u0m实际读取的传输速率：2kb字节78s = 26.3mb /正如你所看到的，如果k9k4g08u0m工作频率的增加从20MHz到40MHz，读性能可提高近70%！当然，上面的例子只是为了便于计算。在三星，k9xxg08uxm，实际的产品线不k9xxg08u0m，可以工作在较高频率，与前者的频率已经高达33。
6。制造过程
制造过程可以影响晶体管的密度，也影响了一些操作的时间。例如，读写稳定，稳定时间提到，他们占我们的时间计算的重要组成部分，尤其是当他们写的。如果减少这些时间，性能可以进一步提高。可以制造工艺90nm提高性能恐怕答案是！实际情况是，随着存储密度的提高，阅读和写作的稳定时间需要在上升。这种趋势反映在以前的计算实例，否则4GB的芯片的性能提高更清晰。
总的来说，大容量NAND闪存芯片的寻址时间和操作时间较长，但随着页面容量的增加，有效传输速率将增大。大容量芯片将会满足市场需求的能力，成本和性能，增加数据线和提高频率，是提高性能的最有效途径，但命令和地址信息占用操作周期，以及一些固定的操作时间（如信号稳定时间）技术、物理因素的影响，它们不会带来性能的提高。
1page =（2k + 64）个字节；1block =（2k + 64）b64pages =（128K字节+ 4K）；1device =（2k + 64）= 4224mbits b64pages4096blocks
其中：A0 - 11在页面中被寻址，可以理解为列地址。
12 29是给页面，这可以理解为行地址。为方便起见，列地址和行地址被分为两组的传输，而不是将它们直接进入一个庞大的群体。因此，在最后一个周期的每个组将有一批数据线，没有信息的传输。不习惯保持低level.nand闪存被称为数据线；行地址和列地址不是我们熟悉的DRAM和SRAM的定义，但都只是一种表达方式比较方便，为了理解，我们可以做一个三维NAND闪存芯片的结构图，在垂直方向上，应用二维的行和列的概念在这的部分。
声明：本文内容用于数码产品信息整理与选购参考，具体价格、库存、售后政策以官方渠道和电商页面实时信息为准。